集成电路发展的基本方式在于晶体管的尺寸缩减，从而性能和集成度，得到更快功能更复杂的芯片。目前主流CMOS技术即将发展到10纳米技术节点，后续发展将受到来自物理规律和制造成本的限制，很难继续提升，“摩尔定律”可能面临终结。
20多年来，科学界和产业界一直在探索各种新材料和新原理的晶体管技术，以望替代硅基CMOS技术。但是到目前为止，并没有机构能够实现10纳米的新型CMOS器件，而且也没有新型器件能够在性能上真正超过最好的硅基CMOS器件。
碳纳米管被认为是构建亚10纳米晶体管的理想材料，其原子量级的管径保证了器件具有优异的栅极静电控制能力，更容易克服短沟道效应;超高的载流子迁移率则保证器件具有更高的性能和更低的功耗。
理论研究表明碳管器件相对于硅基器件来说具有5-10倍的速度和功耗优势，有望满足后摩尔时代集成电路的发展需求。但是已实现的最小碳纳米管CMOS器件仅停滞在20nm栅长(2014年 IBM)，而且性能远远低于预期。
北京大学信息科学技术学院彭练矛-张志勇课题组在碳纳米管电子学领域进行了十多年的研究，发展了一整高性能碳纳米管CMOS晶体管的无掺杂制备方法，通过控制电极功函数来控制晶体管的极性。
5nm技术节点实现突破
近年来，该课题组通过优化器件结构和制备工艺，首次实现了栅长为10纳米的碳纳米管顶栅CMOS场效应晶体管(对应于5纳米技术节点)，p型和n型器件的亚阈值摆幅(subthreshold swing, SS)均为70 mV/DEC。
器件性能不仅远远超过已发表的所有碳纳米管器件，并且更低的工作电压(0.4V)下， p型和n型晶体管性能均超过了目前最好的(Intel公司的14纳米节点)硅基CMOS器件在0.7V电压下工作的性能。特别碳管CMOS晶体管本征门延时达到了0.062ps，相当于14纳米硅基CMOS器件(0.22ps)的1/3。
课题组进一步探索5nm栅长(对应3纳米技术节点)的碳管晶体管。采用常规结构制备的栅长为5纳米的碳管晶体管容易遭受短沟道效应和源漏直接隧穿电流影响，即使采用超薄的高k栅介质(等效氧化层厚度0.8纳米)，器件也不能有效地关断，SS一般大于100mV/Dec。课题组采用石墨烯作为碳管晶体管的源漏接触，有效地抑制了短沟道效应和源漏直接隧穿，从而制备出了5纳米栅长的高性能碳纳米管晶体管，器件亚阈值摆幅达到73mV/Dec。
